L’objectif général de cette thèse est de fournir des méthodes et outils pour la recherche et l’évaluation de vulnérabilités dans les protocoles cryptographiques, en prenant en compte les capacités de l’attaquant.
Navigation
Actualités
-
ACTUALITÉS
- Cybersécurité, sûreté et programmation Poste de Professeur⋅e des Universités Verimag/UGA
- Intelligence artificielle, sciences du logiciel, méthodes formelles Poste de Professeur⋅e des Universités Verimag/Grenoble-INP
- Séminaires
- 30 avril 2026 Marek Bucki: Conception de logiciels critiques -- retour d’expérience du domaine médical, et (…)
- 21 mai 2026 Clara Bourgeais: Modification du back-end d'un compilateur pour la sécurité : étude de cas sur une (…)
- 2 juillet 2026 Léo Colisson palais: Provisoire: preuves formelles en crypto
Séminaires
Nouvelles publications
- Quelques Publications
Récentes
- Iulia Dragomir, Carlos Redondo, Tiago Jorge, Laura Gouveia, Iulian Ober, Marius Bozga, Maxime Perrotin: Specification and model-checking of space systems in the TASTE toolset
- Bruno Ferres, Oussama Oulkaid, Matthieu Moy, Gabriel Radanne, Ludovic Henrio, Pascal Raymond, Mehdi Khosravian: A Survey on Transistor-Level Electrical Rule Checking of Integrated Circuits
- Erwan Jahier, Karine Altisen, Stéphane Devismes, Gabriel Baiocchi Sant'anna: Model checking of distributed algorithms using synchronous programs
- Oussama Oulkaid, Bruno Ferres, Matthieu Moy, Pascal Raymond, Mehdi Khosravian: Modeling Techniques for the Formal Verification of Integrated Circuits at Transistor-Level: Performance vs. Precision Trade-offs
Offres d'emploi et stages
- Offres d'emploi et stages
- Poste de Professeur⋅e des Universités Verimag/Grenoble-INP
- Poste de Professeur⋅e des Universités Verimag/UGA
- [PostDoc] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
- [Thèse] Contre-mesures logicielles “flot de données” pour la sécurité de bout-en-bout
